This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-007867

(43) Date of publication of application: 13.01.1992

(51)Int.CI.

H01L 25/065 H01L 25/00

H01L 25/04 H01L 25/07

H01L 25/18

(21)Application number : **02-108621**

(71)Applicant: HITACHI LTD

(22)Date of filing:

26.04.1990

(72)Inventor: OGUCHI SATOSHI

ISHIHARA MASAMICHI

ITO KAZUYA

MURAKAMI HAJIME

ANJO ICHIRO


SAKUTA TOSHIYUKI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57) Abstract:

PURPOSE: To improve manufacturing yield and intend cost optimization, by dividing a semiconductor device with a specified function based on the optimum design into a plurality of semiconductor elements, connecting them directly by using bonding pads, wires, leads, etc., and reconstituting a semiconductor device with a specified function.

CONSTITUTION: A 64 Mbit DRAM 1 with a specified function based on the optimum design is divided into two 32 Mbit DRAM subchips 1A and 1B, which are electrically connected so as to constitute the 64 Mbit DRAM 1 with a function before division which is based on the optimum design. Thus a laminated layer structure is completed through direct electric connection using bonding pads, wires, leads, etc., without interposing a wiring board and the like. Thereby a semiconductor device based on the optimum design can be easily obtained, and cost optimization can be intended.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩日本国特許庁(JP)

@ 公 開 特 許 公 報 (A) 平4-7867

∰Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月13日

H 01 L 25/065

7638-4M H 01 L 25/08 7638-4M 25/04 Z Z **

審査請求 未請求 請求項の数 9 (全20頁)

60発明の名称 半導体装置及びその製造方法

②特 願 平2-108621

20出 願 平2(1990)4月26日

@発明者 小口 聡

東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

@発明者 石原 政道

東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

明 者 伊 藤 和 弥 東京

東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内

@発明者村上 元

東京都小平市上水本町 5 丁目20番 1 号 株式会社日立製作 所武蔵工場内

团出 願 人 株式会社日立製作所

例代 理 人 弁理士 秋田 収喜

最終質に続く

⑫発

東京都千代田区神田駿河台4丁目6番地

明細書

- 発明の名称
 半導体装置及びその製造方法
- 2. 特許請求の範囲
 - 1. 最も適切な設計による所定の機能を有する半導体装置が複数の半導体素子又は回路群に分割され、該分割された半導体素子又は回路群に分割る複数個の半導体チップが、前記分割前の最も適切な設計による所定の機能を有する半導体装置を再構成するように電気的に接続されていることを特徴とする半導体装置。
 - 2. 前記複数個の半導体チップ間の電気的接続は、 配線基板等を介することなく直接ボンディング パッド,ワイヤ,リード等により接続されてい ることを特徴とする請求項1に記載の半導体装置。
 - 3. 前記複数個の半導体チップは、重ね合せられた被磨構造になっていることを特徴とする請求項1又は2に記載の半導体装置。
 - 4.前記半導体チップの団路形成面のX方向又は

Y方向の中心線部にボンディングパッドが設けられ、ボンディングパッドとリードの電気的接続が標準配置に対して逆にワイヤボンディングパッドとリードの電気的接続が標準配置にワイヤボンディングされた半導体チップとが、それぞれの同一機能のリード同志を接着して重ね合せられた積層構造になっていることを特徴とする語求項3に記載の半導体装置。

- 5. 前記分割された各半導体チップは、それぞれ 同じ半導体兼子又は回路群からなることを特徴 とする請求項1万至3の各項に記載の半導体装 置。
- 6. 前記分割された各半導体チップは、それぞれ 異なる半導体素子又は回路群からなることを特 散とする請求項1万至3の各項に記載の半導体 装置。
- 7.最も適切な設計による所定の機能を有する半 導体装置を2分割した同じ半導体素子又は回路 を有する2個の半導体チップが、リードの上に

絶 フィルムを介してペレット付けされ、各り ードと対応するボンディングパッドとがワイヤ ボンディングされ、各リードが背合せになるよ うに所定位置で折り曲げられて2個の半導体チ ップの背面が絶 フィルムを介して接合されて いることを特徴とする半導体装置。

- 8. 最も適切な設計による所定の機能を有する半 導体装置が複数の半導体素子又は回路群に分割 され、該分割された各半導体素子又は回路群に分割 成された複数値の半導体チップがそれぞれ配線 基板に搭載され、これらの配線基板が重ね合せ られ、それぞれが前記分割前の最も適切な設計 による所定の機能を有する半導体装置を再構成 するように電気的に接続されていることを特徴 とする半導体装置。
- 9. 前記分割された各半導体チップは、それぞれ 同じプロセス又は異なるプロセスで製造され、 その後最も適切な設計による所定の機能を有す る半導体装置に組み合せられ、一つのパッケー ジに実装されることを特徴とする請求項1乃至

積み重ねて実装し、前記半導体チップと基板上の メタライズ部分をリードで接続し、さらに前記チ ップをモールドで保護した半導体装置がある。

(発明が解決しようとする課題)

しかしながら、前配従来技術は、いずれも2個の半導体チップを積み重ねて実装し、実装密度を向上させるだけのためのものであり、高集積半導体装置の最適な設計をするためのものではなく、何ら設計上の技術として考慮されておらず、かつ、製造歩留が悪いという問題があった。

例えば、64メガビット(Mbit)DRAM (<u>Dy</u> nanic <u>Random Access Memory</u>) 以上の半導体 記憶装置のようにメモリセルの数が膨大になって くると、高速化が難しく、かつ製造歩留が極めて 悪くなるという問題があった。

本発明は、前記問題点を解決するためになされたものであり、その課題は、最も適切な設計による半導体装置が容易に得られる技術を提供することにある。

本発明の他の課題は、半導体チップの数を増し

8の各項に記載の半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、最も適切な設計による所定の機能を 有する半導体装置を複数の半 体チップに分割し、 良品のみ組み合せて一つのパッケージに実装する 半導体装置に関し、特に、前記分割された半導体 チップが重ね合せられた積層構造になっている高 集積半導体装置に適用して有効な技術に関するも のである。

〔從来技術〕

従来、複数の半導体チップを一つのパッケージに実装するものとしては、例えば、特開昭 6 1 ー 2 8 4 9 5 1 号公報に記載されるように、第 1 の 半導体チップの主表面上に前記半導体チップと異なる第 2 の半導体チップを相互に表面が対向するように接合し、これらを一体的にパッケージングした半導体装置がある。

また、特開昭62-283634号公報に記載されるように、基板上に複数個の半導体チップを

ても平面的には大きくならない高集積半導体装置 が得られる技術を提供することにある。

本発明の他の課題は、半導体チップが重ね合せられた構造の半導体装置において、電気的特性を向上させることが可能な技術を提供することにあ

本発明の他の課題は、最も適切な設計による半 専体装置の製造歩留を向上することが可能な技術 を提供することにある。

本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

(課題を解決するための手段)

本願において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

(1) 最も適切な設計による所定の機能を有する 半導体装置が複数の半導体素子又は回路群に分割 され、該分割された半導体素子又は回路を有する 複数個の半導体チップが前記分割前の最も適切な 設計による所定の機能を有する半導体装置を再 成するように電気的に接続されている半導体装置。

- (2)前記複数個の半導体チップ間の電気的接続は、配線基板等を介することなく直接ポンディングパッド,ワイヤ、リード等により接続されている。
- (3) 前配複数個の半導体チップは、動ね合せられた積層構造になっている。
- (4) 前記半導体チップの回路形成面の X 方向 R は Y 方向の中心線部にポンディングパッドが設けられ、ポンディングパッドとリードの電気的接続が標準配置に対して逆にワイヤポンディングパッドとリードの電気的接続が標準配置にワイヤポンディングされた半導体チップとが、それぞれの同一機能のリード同志を接着して重ね合せられた積層構造になっている。
- (5)前記分割された各半導体チップは、それぞれ間じ半導体素子又は回路群からなる。
- (6) 前記分割された各半導体チップは、それぞ

半導体装置に組み合せられ、一つのパッケージに 実装される。

(作用)

前述の手段によれば、以下の作用効果を奏する。 (1)及び(2)の手段によれば、最も適切数の 計による所定の機能を有する半導体被数の 半導体素子又は回路群に分割され、該分割された 半導体素子又は回路を有する複数個の半導体を が前記分割前の最も適切な設計によるが定の 能数等を介することなく、直接がメディングパッ ド・ワイヤ、リード等により鑑気的に接続を ができる。 は符ることができる。

また、最も適切な設計による半導体装置の製造 歩留を向上することができる。

また、分割により1個のパッファ回路の配置面 稼が小さくなるため、その分散配線が容易となる。

また、分割により配線長が短くなることにより. 配線の寄生負荷(抵抗・容量)を低減できるので、 れ異なる半導体素子又は回路群からなる.

- (7) 最も適切な設計による所定の機能を有する 半導体装置を2分割した同じ半導体素子又は回路 を有する2個の半導体チップが、リードの上に絶 縁フィルムを介してペレット付けされ、各リード と対応するポンディングパッドとがワイヤポンディングされ、各リードが背合せになるように所定 位置で折り曲げられて2個の半導体チップの背面 が絶縁フィルムを介して接合されている。
- (8) 最も適切な設計による所定の機能を有する 半導体装置が複数の半導体素子又は回路群に分割 され、該分割された各半導体素子又は回路が形成 された複数個の半導体チップがそれぞれ配線基板 に搭載され、これらの配線基板を重ね合せられ、 それぞれが前配分割前の最も適切な設計による所 定の機能を有する半導体装置を再構成するように 電気的に接続されている。
- (9) 前記分割された各半導体チップは、それぞれ同じプロセス又は異なるプロセスで製造され、 その後最も適切な設計による所定の機能を有する

信号伝達の高速化がはかれる。

- (3) の手段によれば、前記複数個の半部体チップを重ね合せて積層構造にするので、従来のパッケージの外形と同じ寸法で実装密度を向上することができる。
- (4) の手段によれば、ポンディングパッドとリードの電気的接続が標準配置に対して逆にワイヤポンディングされた半導体チップと、前記ポンディングパッドとリードの電気的接続が標準配置にワイヤポンディングされた半導体チップとが、それぞれの同一機能のリード周志を接着して重ね合せられた積層構造にすることにより、内部配線を埋縮することができる。
- (5) の手段によれば、前記分割された各半導体 チップは、それぞれ同じ半導体素子又は回路から なることにより、稜層してパッケージ内配線を使 用することができるので、多ピット構成が容易に 実現できる。

また、良品部分だけを組み合せ、小規模のオー

バヘッドを各半導体チップに持たせ必要部分だけ をパッケージ内配 で接続するので、製造の歩留 を向上させることができる。

(6) によれば、前記分割された各半導体チップは、それぞれ異なる半導体素子又は回路で構成されていることにより、多種類のシステムを構成することができる。

(7) の手段によれば、最も適切な設計による所定の機能を有する半導体装置を 2 分割した同じ半連体素子又は回路を有する 2 個の半導体チップが、リードの上に絶縁フィルムを介してペレット付けされ、各リードと対応するボンディングパッドとがつイングではで折り曲げられて 2 個の半速体チップので、外形の小さな高架積半導体装置を低コストで実現することができる。

(8) の手段によれば、最も適切な設計による所定の機能を有する半導体装置が複数の半導体素子 又は回路群に分割され、該分割された各半導体素

ット [Mbit] DRAM (半導体チップ) を封止 する樹脂封止型半導体装置の概略構成を示す部分 断面斜視図、

第2図は、第1図の平面図、

第3回は、第2回の(イ)-(イ)根で切った断面 図である。

第1回、第2回及び第3回に示すように、64
MbitDRAM(半導体チップ)1は、SOJ(<u>S</u>ma)
11 Out-line <u>J</u>-bend)型の機脂封止型パッケージ2で封止されている。

前記DRAM1は、64メガビット[Mbit] × 1ビット[bit] の大容量で構成され、300[mil] ×850[mil]の樹脂封止型パッケージ2に封止 される。

また、第4回(DRAM1の最適設計のレイアウト平面回)に示すように、DRAM1は、ウエーハ上に最も適切な設計により形成され、スクライブエリア1 Cで分離され、2個の32 Mbit DRAMサブチップ1 Aと1 Bに分割される。DRAMサブチップ1 Aと1 Bのそれぞれの4個の1

子又は回路が形成された複数個の半導体チップが それぞれ配線基板に搭載され、これらの配線基板 を重ね合せられ、それぞれが前記分割前の最も遊 切な設計による所定の機能を有する半導体装置を 再構成するように電気的に接続されているので、 高集積半導体装置を容易に得ることができる。

(9) の手段によれば、前記分割された各半導体 チップは、それぞれ同じプロセス又は異なるプロ セスで製造され、その後最も適切な設計による所 定の機能を有する半導体装置に組み合せられ、一 つのパッケージに実装されるので、製造歩留を向 上することができると共に、コストの最適化がは かれる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明する。

なお、実施例を説明するための全図において、 同一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

第1回は、本発明の一実施例である64メガビ

/○(8個の I / ○) バッファ回路を組み合せて それぞれ8個の I / ○(16 I / ○) バッファ回 路が構成される。また、 D R A M サブチップ 1 A と 1 B のそれぞれの8個の I / ○バッファ回路を 配置し、 × 1 (bit)、 × 4 (bit)、 × 8 (bit)、 × 16 (bit)まで配線の組み替えにより実現する ことができる。

前記DRAMサブチップ1Aと1Bの回路形成面(以下、主には、主による。メモリリセルアレイ及び周辺をが配置されている。メスで開設が配置されている。メスで開設をでは、からに関系子)を行列状ででするが、1 [bit] を行列状では、後にはなるが、1 [bit] を行列状では、後にはなるが、1 [bit] がは、を行列状での間がは、を行列の間には、の間がは、をでは、の間がは、の間がは、の間がは、の間がは、の間がは、ないのでは、の間がである。のでは、の間をである。間接の間には、クロックには、の間をは、クロックには、の間をは、クロックには、の回路は、クロックには、の回路に、クロックには、の回路には、クロックには、の回路には、クロックには、の回路に、クロックには、の回路に、クロックには、の回路に、クロックには、カーのの路に、クロックには、カーの路の回路に、クロックには、カーの路の回路に、クロックには、カーの路の回路に、クロックには、カーの路の回路に、クロックには、カーの回路に、クロックには、カーの回路に、クロックには、カーの回路に、クロックには、カーの回路がある。

国路、バッファ回路等を含む。

第4図において、①はアドレスバッファ回略、②はクロック回路、③はメインアンプ回路、④は入出力(I / O)バッファ回路、⑤は V bb発生回路、⑥はワード電圧発生回路、⑦はカラムデコーダ、⑤はローデコーダ、⑤はセンスアンプ回路、⑩はメモリアレイ(512 K bit アレイ)、 1 B P はポンディングパッドである。

ここで、最適設計の例について説明する。

(1) 16 Mbit D R A M を 4 個使用して 6 4 Mbit D R A M を 設計する場合は次のようになる。

16 Mbit DRAMの規格

	読み出し
テストモード	16ビット同時
リフレッシュアドレス	12アドレス
リフレッシュ回數	4096回
同時動作ビット数	4 0 9 6 bit

16MbitDRAMを4個使用した64MbitDRAM

问时勤作	٤	ッ	卜数	1	Ь	ĸ	b1£
リフレッ	シ	_	回数	4	0	8	6 @

レッシュアドレスも (1) の場合では通常のDRAMと異なってしまい、通常のDRAMとのコンパチピリティがなくなってしまう。つまり、本発明は、前記 (2) の場合に着目したものである。

前記DRAMサブチップ1A及び1Bは、第4 図に示すように、それぞれの回路形成面の長手方向(Y方向)の中心線部にボンディングパッド (外部端子)1BPが設けられている。DRAM リフレッシュアドレス

12アドレス

テストモード

64ビット同時

銃み出し

(2) 64 Mbit D R A Mを考えて16 Mbit D R A Mを最適設計すると、

16 Mbit DRAMの規格

同時動作ピット数	2	0	4	8 bit
リフレッシュ回数	В	1.	9	2 回
リフレッシュアドレス	1	3	7	ドレス
テストモード	8	۲	v	ト同時説
	7.	ш		

16MbitDRAMを4個使用した64MbitDRAM

同	時	動	作	Ę	ッ	۴	數				8	k	Ьi	t			
IJ	フ	ν	y	シ	ュ	回	數				8	1	9	2	0		
IJ	フ	レ	ッ	シ	_	ア	ĸ	レ	ス		1	3	7	۲	V	ス	
Ŧ	ス	۲	ŧ		۲						3	2	Ľ	ッ	۲	冏	時
											綾	み	æ	L			

DRAMの消費電力は動作ピット数が多いほど 増加するため前記(1)の場合の設計では消費電力が(2)の場合よりも大きくなる。また、リフ

サブチップ1Aは、第5A図に示すように、前記 ボンディングパッド1BPとインナーリード3A の電気的接続が標準配置にボンディングワイヤ5 でワイヤボンディングされている。また、DRA Mサブチップ1Bは、第5B図に示すように、前 記ボンディングパッド1BPとインナーリード3 Aの電気的接続が標準配置に対して逆にボンディ ングワイヤ5でワイヤボンディングされている。

また、第3図に示すように、前記DRAMサブチップ1A及び1Bのそれぞれの同一機能のリード同志を接着して重ね合せられた積層構造になっている。

この種の樹脂封止型パッケージ2は、DRAMサブチップ1A及び1Bのそれぞれの上にインナーリード3Aを配置したLOC(Lead On Chip) 構造を採用している。LOC構造を採用する樹脂封止型パッケージ2は、DRAMサブチップ1A 及び1Bの形状に規制されずにインナーリード3 Aを自由に引き回せるので、この引き回しに相当する分、サイズの大きなDRAM1を封止するこ とができる。つまり、LOC構造を採用する樹脂 対止型パッケージ2は、大容量化に基づきDRA M1のサイズが大型化しても、封止サイズ(パッ ケージサイズ)を小さく抑えられるので、実装密 度を高めることができる。

前記インナーリード3Aはその一端個をアウターリード3Bと一体に構成している。アウターリード3Bは、標準規格に基づき、夫々に印かの第5AMのでは、番号が付けられている。第5AMのでは、OOOTI/OOOI/OOOI とはアドレス 場子、 Vccは間の動作電圧 Vccは例えば回路の動作電子、 RASはロウアドレスストローブの場子、 Vssは例えば回路の基準電圧 Vssは例えば回路の基準電圧 Vssは例えば回路の基準電圧 O [V] である。 はカラムアドレスストローブ信号端子、 C にをきる。

前記インナーリード3Aの他端側は、DRAM

サブチップ1Aの長方形状の夫々の長辺を横切り、 DRAMサブチップ1A及び1Bの中央側に引き 伸ばされている。インナーリード3Aの他幅側の 先端はポンディングワイヤ5を介在させてDRA Mサブチップ1Aの中央部分に配列されたポンディングパッド(外部端子)1BPに接続されている。 前記ポンディングワイヤ5はアルミニウム(A &) ワイヤを使用する。また、ボンディングワイヤ5 としては、金(A u) ワイヤ、 鍋(C u) ワイヤ を 風ワイヤの表面に絶縁性樹脂を被覆した被覆ワイヤ を使用してもよい。ボンディングワイマ5は 熱圧着に超音波掛動を併用したポンディング法に よりボンディングされている。 並起インナーリード3AのVcc 端子と一体に様

前記インナーリード3AのVcc 端子と一体に構成されているインナーリード3A。は、DRAMサブチップ1A及び1Bの中央部分をその長辺に平行に引き伸ばされている(このVccインナーリード3A。は共用インナーリード又はパスパーインナーリードと含われている)。 同様に、Vss 端子と構成されているインナーリード3A。は、D

RAMサブチップ1A及び1Bのそれぞれの中央 部分をその長辺に平行に引き伸ばされている(こ の V a B インナーリード 3 A a は共用 インナーリー ド又はバスバーインナーリードと言われている)。 前記共用インナーリード (Vcc)3 Az、共用イン ナーリード (Vss)3 A2の夫々は、その他のイン ナーリード3A (信号用インナーリード3A1)の 他鵜伽の先端で規定された領域内において平行に 延在させている。この共用インナーリード(Vcc) 3 A.、共用インナーリード(Vss)3 A.の夫々は DRAMサブチップ1A及び1Bの主面のどの位 置においても鑑潔電圧Vcc、基準電圧Vssを供給 することができるように構成されている。つまり、 この樹脂封止型半導体数据は電源ノイズを吸収し 易く構成され、NRAMサブチップIA及び1B の動作速度の高速化が図れるように構成されてい

前記DRAMサブチップ1Bにおいては、第5 B図に示すように、インナーリード3A(3A₁, 3B₂)は樹脂封止型パッケージ2の内部に収納さ れるようにリードフレームから切断され、前記DRAMサブチップIAのインナーリード3Aに重ね合せられて半田、溶接等により接着されている。なお、DRAMサブチップIBのインナーリード3Aは、第5C図に示すように、機脳封止型パッケージ2の大きさ位数(外尾縁の位置)でリードフレームから切断してもよい。このようにすることにより、インナーリード3Aの切断加工が容易になる。

また、さらに 2 暦分を被み重る場合には、第5 D 図に示すように、 D R A M サブチップ 1 B のインナーリード 3 A , アウターリード 3 B は、 D R A M サブチップ 1 A のインナーリード 3 A , アウターリード 3 B と同様にインナーリード 3 A (3 A , 3 B ,)、アウターリード 3 B のそれぞれがリードフレームから切断され、かつ後層方向(D R A M サブチップ 1 A とは反対方向)に折り曲げ成却される。

また、第5 E 図に示すように、 D R A M サブチップ 1 A 及び 1 B のそれぞれのインナーリード 3

Aとアウターリード3Bを重ね合せて折り曲け成型してもよい。

前記リードフレームは例えばFeーNi (例えばNi含有率4~2又は50[%])合金、Cu等で形成されている。

DRAMサブチップ1A及び1B、ポンディングワイヤ5、インナーリード3A、チップ支持用リード(吊りリード)3Cのそれぞれはモールド機脂2Aで封止されている。モールド機脂2Aは、シリコーンゴム及びフィラーが添加されたエポキシ系機脂を使用している。シリコーンゴムはエポキシ系機脂の弾性率と同時に熱膨張率を低下させる作用がある。フィラーは球形の殺化珪素粒で形成されており、同様に熱膨張率を低下させる作用がある。また、機能封止型パッケージ2の所定位置にインデックスID(第1図及び第2図の左端に設けられた切り込み)が設けられている。

本実施例1のリードフレームは、第1図,第5 A図(平面図)及び第5B図(平面図)に示すように、 前記信号用インナーリード 3 A, は等間隔に配置されている。このように信号用インナーリード 3 A, を等間隔に配置することにより、それぞれの信号用インナーリード 3 A, に対する電気容量が一定になるので、ノイズの影響を低減することができ、かつ信号伝送速度の高速化を図ることができる。

また、DRAMサブチップ1A及び1Bのそれぞれの主面と絶縁性フィルム4との接着、絶敏性フィルム4との接着は、接着剤で接着する。また、接着剤は、DRAMサブチップ1A及び1Bのそれぞれの主面と絶縁性フィルム4との接着には用いないで、絶縁性フィルム4とインナーリード3Aとの接着にのみ使用してもよい。

次に、リードフレームに絶縁性フィルム4を介 在させて接着剤を用いてDRAMサブチップ1A 及び18を接着固定する方法について説明する。

DRAMサブチップ1A及び1Bのそれぞれの 主面の信号用インナーリード3A。 共用インナ

ーリード3A。、吊りリード3Cのそれぞれに対向する位置の上に、絶縁性フィルム4を介してリードフレームの信号用インナーリード3A。、共用インナーリード3Cを接着剤により後着固定する。

本実施例Iのリードフレームとポンディングパッド(外部端子)1BPとの接続について説明する。

第5 A 図に示すように、 D R A M サブチップ 1 A (リードの配置が正規:標準配置) の場合は、 信号用インナーリード 3 A 、及び共用インナーリード 3 A 、と D R A M サブチップ 1 A とがそれぞれポンディングウイヤ 5 で電気的に接続されている。

そして、DRAMサブチップ1B(リードピンが標準配置に対して逆に配置される場合)は、第5B図に示すように、信号用インナーリード3A、及び共用インナーリード3A、とDRAMサブチップ1Bとがそれぞれポンディングワイヤ5で電気的に接続される。

このように、DRAMサブチップ1A及び1B

のそれぞれの回路形成面のX方向又はY方向の中心線部にボンディングパッド1BPを設け、リードが標準配置に対して逆に配置されるようにワイヤボンディングすることにより、DRAMサブチップ1AとDRAMサブチップ1Bを重ね合せて容易に実装することができる。

次に、DRAMサブチップ 1 A と DRAMサブ チップ 1 B とのチップ選択手段について説明する。

第6回は、8メガビット(Mbit)×8ビット(bit)構成例の場合のDRAMサブチップ 1 AとDRAMサブチップ 1 B上のポンディングパッド 1 BPの配置とインナーリード 3 Aとの接続を示す 説明図であり、ボンディングパッド 1 BP の名称は、上からio-a, io-b, io-c, io-d, io-e, io-f, io-a, io-h, F1, F2, F3である。F1, F2, F3はチップ選択用ポンディングパッドである。

DRAMサブチップ1Aのポンディングバッド

io-a, io-b, io-c, io-dは、I/〇〇, I/〇1、I/〇2, I/〇3のインナーリード3Aに接続され、DRAMサブチップ1Bのポンディングパッドio-a, io-b, io-c, io-dは、I/〇7, I/〇6, I/〇5, I/〇4のインナーリード3Aに各々接続されている。つまり、DRAMサブチップ1Aは、I/〇〇~I/〇3の出力を担当し、DRAMサブチップ1Bは、I/〇4~I/〇7の出力を担当している。

8 Mbit × 8 bit構成例の場合は、第6 図に示すように、DRAMサブチップ 1 AとDRAMサブチップ 1 Bのチップ選択用ポンディングパッドド 1 のみが、Vcc端子である共用インナーリード 3 A.にワイヤボンディングされ、他のチップ選択用ポンディングパッドド 2 , F 3 はそれぞれ空きパッドになっている。

また、16 M bit×4 bit 構成例の場合は、第7 図に示すように、DRAMサブチップ1AとDR AMサブチップ1Bのチップ選択用ポンディング パッドF2のみが、Vcc端子である共用インナー

図に示すように、DRAMサブチップ1Aのチップ選択用ポンディングパッドF1,F2がVcc端子である共用インナーリード3Aェにワイヤポンディングされ、チップ選択用ポンディングパッドF3はワイヤポンディングされていない。そして、DRAMサブチップ1Bのチップ選択用ポンディングパッドF1,F2,F3がそれぞれVss端子である共通インナーリード3Aェにワイヤポンディングされている。

第10回に示すように、この場合のチップ選択回路100は、第5A回及び第5B回に示すアドレスリードピンA12からの信号を入力する入力縮子101と、第9回に示すチップ選択用ポンディングパッドF3の信号を入力する入力端子102が設けられ、アドレスパッファ回路103、複数のインパータ104、抵抗105を第10回のように接続して構成され、出力端子106にチップ選択信号CSが出力されるようになっている。

この時、前記チップ選択信号CSがハイ(high) の時チップ選択であり、ロー(lov)の時チップ リード 3 A, にワイヤボンディングされ、他のF 1, F 3 のパッドは空きパッドになっている。

DRAMサブチップ1Aのボンディングパッドio-a, io-bは、I/OO, I/Olのインナーリード3Aに接続され、DRAMサブチップ1Bのボンディングパッドio-a, io-bは、I/O3,I /O2のインナーリード3Aに接続されている。

また、4 Mbit×1 6 bit 構成例の場合は、第8 図に示すように、DRAMサブチップ1 AとDRAMサブチップ1 Bのチップ選択用ポンディングパッドF1, F2, F3のいずれも、Vcc端子又はVss端子である共用インナーリード3 A。にワイヤポンディングされていない。すなわち、チップ選択用ポンディングパッドF1, F2, F3のすべてが空きパッドになっている。

DRAMサブチップIA, 1Bのボンディング パッドio-a, io-b, io-c, io-d, io-e, io-f, io -g, io-hは、各々I/OO~I/O7及びI/O 15~I/O8に接続されている。

また、64 Mbit X 1 bit 構成例の場合は、第9

非選択である。そして、前記入力端子102とDRAMサブチップ 1 AとDRAMサブチップ 1 Bとの接続は第 1 1 A 図に示すようになっている。入力端子102の信号がハイ(high)の時 D R A Mサブチップ 1 A が選択され、ロー(lov)の時 D R A Mサブチップ 1 B が選択されるようになっている。

また、第11B図は、前記DRAMサブチップ 1AとDRAMサブチップ1Bとの間をリード3 を用いて信号を伝達した使用例を示している。

第12回に、前記チップ選択用ポンディングパッドF1,F2,F3の接続、サブチップ当りの入出力数、入出力ピンで決められる、出力数制御のためのポンディングオプションを示す。第12回において、NCはワイヤーポンディングされない空きパッドを示し、Ax はアドレス入力の一部(例えば、最上位アドレス)を接続する。

なお、本実施例1では、チップの選択、出力数の制御をポンディングパッドF1,F2,F3を設けてワイヤポンディングする方式で行うように

したが、本発明においては、それをインナリード 3 A 及びポンディングワイヤ 5 を用いて行うよう にしてもよい。

以上説明したように、本実施例1によれば、以 下の効果を奏する。

(1) 最も適切な設計による所定の機能を有する 6 4 Mbit D R A M 1 が 2 個の 3 2 Mbit D R A M サブチップ 1 A と 1 B に分割され、 該分割された D R A M サブチップ 1 A と 1 B が前記分割前の最も適切な設計による所定の機能を有する 6 4 Mbit D R A M 1 を容易に得ることができる。

また、最も適切な設計による64 Mbit DRA M 1 の製造歩留を向上することができる。

例えば、第13図(ウエーハの平面図であり、 斜線を施した部分は良品、斜線を施してない部分 は不良品を示す)に示すように、従来法では良品 が2個しかとれなったが、本実施例1の2分割法 では9個とることができた。

また、良品部分だけを組み合せ、小規模のオー パヘッドを2個のDRAMサブチップ1Aと1B のそれぞれに特たせ必要部分だけをパッケージ内 配線で接続するので、製造の歩留を向上させるこ とができる。

〔実施例2〕

第15回は、本発明の実施例2の最も適切な設

また、第14A図及び第14B図に示すように、2分割により、アドレスバッファ回路・入出力バッファ回路等のバッファ回路200(第14B図)の配置面積が、バッファ回路200(第14A図)の配置面積の2分の1(1/2)となるので、その分散配置が容易となり、また、配線の寄生負荷(抵抗R・容量Cはチップ長さに比例する)が分割しない場合の配線の2分の1(1/2)となるので、信号伝達の高速化がはかれる。第14A図及び第14B図中、kはチップ分割数を示し、Dは遅延時間を示す。

(2)前記2個のDRAMサブチップ1Aと1B とを重ね合せて積層構造にするので、従来のパッケージの外形と同じ寸法で実装密度を向上することができる。

(3) 前記2個のDRAMサブチップ1Aと1B のそれぞれの回路形成面のX方向又はY方向の中心線部にボンディングパッド1BPが設けられ、 ボンディングパッド1BPとインナーリード3A の電気的接続が標準配置に対して逆(黛面対称)に

計によるマイクロコンピュータ (以下、マイコンという) の概略構成を示すプロック図であり、第16図は、第15図に示すマイコンを2個の半導体素子又は回路群に分割し、それぞれを2個の半導体チップに形成した機略構成を示すプロック図である。 第15回及び第16図において、20はデータRAM&データROM(Read Only Memory)、21は汎用レジスタ、22はRAMポインタ&ROMポインタ、23は乗算回路(MULT)、24は演算論理ユニット、25は乗算回路出力(MO)、26はアキュームレータ(ACC)、27は入出力

(I / O) バッファ、28は入出力用レジスタ、28 はプログラムカウンタ、30はインストラクション R O M、31はコントロール&タイミングロジック、 32はデータ・アドレスパス、300はマイコン半導 体チップ、300 A 及び300 B はマイコンサブチップ であり、T 1~T 7 は配線 端子である。

本実施例2のマイコンは、第15回に示す最も 適切な設計によるマイコン半導体チップ300を、 第16回に示すように、2個のマイコンサブチッ ブ300 A と300 B に分割し、両者の同一機能の配線接続端子同志(T1~T7のうち同一のもの同志)が重ね合さるように対称形に回路構成と配線が形成されたものである。

前記マイコンサブチップ300 A には、汎用レジスタ21、R A M ポインタ & R O M ポインタ 22、乗算回路(M U L T) 23、演算論理ユニット24、乗算回路出力(M O) 25、アキュームレータ(A C C) 26、入出力(I / O) バッファ 27、入出力用レジスタ28、プログラムカウンタ29、コントロール& タイミングロジック31が O・8 μ プロセスにより形成されている。

また、マイコンサブチップ300Bには、データ R A M & データ R O M 20及びインストラクション R O M 30 が 0 . 5 μプロセスにより形成されている。

そして、前記実施例1と同様にマイコンサブチップ300Aと300Bとが前記配線・第71~T7の同じ記号同志が重ね合さるように積み重ねられ、前紀配線・第71~T7の同じ記号同志が半田、

憶装置310は、 2 個のサブメモリチップ310 A と 31 0 B に分割され、この分割されたサブメモリチップ310 A と 310 B とが前記実施例 1 と同様に積み重ねられ、両者は電気的に接続されるものである。

前記サブメモリチップ310 A は、その主面にメモリアレイ系の素子又は回路、つまりメモリアレイ301、Xデコーダ(X D E C)302、Y デコーダ(Y D E C)303、X プレデコーダ(X predec)304、Y プレデコーダ(Y predec)305、読み取り書き込み(read/write)回路306及びアドレスパッファ(address buffers)307が、0.3 μプロセスにより形成されている。

また、サブメモリチップ310 B は、その主面に 制御系の回路、つまりR O W 系制御回路308及び C O L U M N 系回路309が、O.8 μプロセスによ り形成されている。

このように、本実施例3によれば、前記実施例 1と同様の効果を奏すると共に、製造歩留の異る 0.3 μプロセスチップと 0.8 μプロセスチップ を積み重ねて目的の最適に設計による半導体記憶 溶接等で接着され、一つのパッケージに実装され たものである。

以上の説明からわかるように、本実施例2によれば、前記実施例1と同様の効果を奏すると共に、マイコンサブチップ300Aは0.8 μプロセスにより製造され、マイコンサブチップ300Bは0.5 μプロセスにより形成されるので、さらに製造歩留を向上させることができる。

【実施例3】

1 6 6 6

第17回は、本発明の実施例3の半導体記憶装 図の紙略構成を示すブロック図である。

第17図において、301はメモリアレイ、302は X デコーダ(X D E C)、303は Y デコーダ(Y D E C)、304は X プレデコーダ(X predec)、30 5は Y プレデコーダ(Y predec)、306は読み取り・ 沓き込み(read/vrite)回路、307はアドレスバ ッファ(address buffers)、308は R O W 系制御 回路、309は C O L U M N 系回路、310は半導体記 憶装置、310 A 、310 B はサブメモリチップである。

装置を製造することができるので、前記実施例I のものよりさらに歩留を向上させることができる。

第17回に示すように、本実施例3の半導体記

また、同種類の構成要素に目的装置を分割して 異なるプロセスでそれぞれを製造して組立てて一 個のパッケージに実装するので、コスト的にも最 高な目的装置を製造することができる。

〔寒熝例4〕

第18回は、本発明の実施例4の半導体装置の 製造方法を説明するためのブロック図である。

第18回において、400は2Mbit×9bitDRAM、401は2Mbit×8bitDRAMのサブチップ、402は2Mbit×1bitDRAMのサブチップである。

本実施例4の半導体装置の製造方法は、例えば、 第18回に示すような2Mbit×9bitDRAM40 0を製造する場合、2Mbit×8bitDRAMのサ ブチップ401を0.5 μプロセスにより製造し、2 Mbit×1bitDRAMのサブチップ402を0.8 μ プロセスにより製造する。

そして、このサブチップ401とサブチップ402と

を積み重ねて 2 Mbit × 9 bit D R A M 400 が構成 されるようにポンディグパッド, ワイヤ, リード 等によりパッケージ内で電気的に接続し、モール ド樹脂で封止する。

このようにすることにより、異なるプロセス (又は同じプロセス)で製造されたサブチップ40 1とサブチップ402とから 2 Mbit × 9 bit D R A M 400を容易に製造することができると共に、製造 歩留を向上することができる。

次に、前記実施例1,2,3,4において、2 個のサブチップを一個のパッケージに実装する変 形例を実施例1に適用した例で説明する。

第19回に示すように、ポリイミド系機脂の絶 載フィルム4でコートされたタブレスリードフレ ームのインナーリード3Aの上下面に絶縁性接着 剤が塗布され、そのインナーリード3Aの上面に DRAMサブチップ1Bの背面(主面と反対配) が接着固定され、下面にDRAMサブチップ1A の主面が接着固定される。この時、上側のDRA Mサブチップ1Bと下側のDRAMサブチップ1

リード3を屈曲させて、第22図(a) に示すように、DRAMサブチップ1AとDRAMサブチップ1Bの背面同志がポリイミド系樹脂の絶縁フィルム4を介在させて合わせられて接着固定される。これを第22図(b) に示すように、レジンでモールドする。

また、前記実施例では、分割された半導体チップを1個のパッケージに実装にする例で本発明を 説明したが、本発明においては、前記分割された 半導体チップをTABのように別々に実装して駆 ね合せて最適な設計による半導体装置を再構成す るようにしてもよい。

以上、本発明を実施例にもとづき具体的に説明 したが、本発明は、前記実施例に限定されるもの ではなく、その要旨を逸脱しない範囲において極 々変更可能であることは言うまでもない。

(発明の効果)

本顧において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

Aは、ワイヤボンディングに必要なスペースの分だけ(約1回程度)インナーリード3Aを中心にずらされる。この状態で下側のDRAMサブチップ1Aとは、LOCの技術を用いてワイヤボンディングされ、上側のDRAMサブチップ1Bとは従来の通常技術を用いてワイヤボンディングされる。これをレジンでモールドされ、リードフレームが切断され、かつ届曲成形される。

また、第20回に示すように、下側のDRAM サブチップ1Aとインナーリード3Aとが半田パ ンプ10で電気的に接続されるときは、前述の方法 のように上側のDRAMサブチップ1Bと下側の DRAMサブチップ1Aとは、ワイヤボンディン グに必要なスペースの分だけ(約1mm程度)イン ナーリード3Aを中心にずらす必要がない。

また、第21図に示すように、リード3の上に DRAMサブチップ1AとDRAMサブチップ1 Bとを並べて絶縁接着剤で接着固定し、各リード 3と対応するボンディングパッド1BPとをワイ ヤボンディングする。その後、Y-Y線に沿って

(1) 最も適切な設計による半導体装置を容易に 得ることができる。

また、最も適切な設計による半導体装置の製造 歩留を向上することができる。

- (2) 従来のパッケージの外形と同じ寸法で実装 密度を向上することができる。
- (3)内部配線を短縮することができるので、信 号伝送速度を速くすることができる。
- (4) 多ピット構成が容易に実現できる。
- (5) 多種類のシステムを構成することができる。
- (6) 外形の小さな高集後半導体装置を低コスト で実現することができる。
- (7) 製造歩留を向上することができると共に、 コストの最適化がはかれる。
- 4. 図面の簡単な説明

第1回は、本発明の一実施例である 6 4 M bit DRAM (半導体チップ) を封止する樹脂封止型 半導体装置の概略構成を示す部分断面斜視図、

第2図は、第1図の平面図、

第3図は、第2図のイーイ線で切った斯面図、

第4回は、第1回に示す64MbitDRAMの 最適設計のレイアウト平面図、

第5A図、第5B図、第5C図、第5D図、第5E図は、第1図に示す実施例1のポンディングパッドとインナーリードの電気的接続を説明するための説明図、

第6図乃至第10図、第11A図、第11B図、第12回は、第1回に示す実施例1のチップ選択 手段を説明するための説明図、

第13回,第14A回及び第14B回は、第1 図に示す実施例1の効果を説明するための説明図、

第15回は、本発明の実施例2の最も適切な設 計によるマイコンの概略構成を示すブロック図、

第16回は、第15回に示すマイコンを2個の 半導体選子又は回路群に分割し、それぞれを2個 の半導体チップに形成した標略構成を示すブロッ ク図、

第17図は、本発明の実施例3の半導体記憶装置の

置略構成を示すプロック図、

第18回は、本発明の実施例4の半導体装置の


製造方法を説明するためのブロック図.

第19 図乃至第22 図は、2 個のサブチップを 一個のパッケージに実装する変形例を実施例1に 適用した例を示す図である。

図中、1…64 Mbit D R A M、1 A、1 B … D R A M サブチップ、2 … 樹脂 封止型パッケージ、3 … リード、3 A … インナーリード、3 A 、… 信号用インナーリード、3 A 、 … 共用インナーリード、3 B … アウターリード、3 C … チップ支持用リード(吊りリード)、4 … 絶骸性フィルム、5 … ボンディングワイヤ、1 B P … ポンディングパッド、


100…チップ選択回路、200…バッファ回路、 300…マイコン半導体チップ、300 A , 300 B …マ イコンサブチップ、310…半導体記憶装置、 310 A , 310 B …サブメモリチップ。


代理人 弁理士 秋田収暮




i 6 .


第 2 図









3 A₂…信号用インナーリード 3 A₂…共用インナーリード




第6図




第 7 図




第9図




第8図





18

A12



io-a jo-bjo-c,io-d,io-e jo-f,io-g,io-h Dout-io-a,Din-i o-b(Ax=highの時) Doutsio-a,Din=i o-b(Ax=lowの時) ios io-bio-cio-d 入出力アン d-oi, a-oi 入出力数/サンチップ × I (AxHighで選択) ×1(AxLowで遊択) × œ X X 4 **%** Ş 8 <u>٦</u> Š Š

8 5 8 > > >

S S S

Ϋ́


ă


第12図

F 2


33

注) Axはブドレス入力の一部 (例えば、最上位アドレス) 接続する。








-387-




300…マイコン半導体チップ









第1頁の続き

動Int. CI. 5 識別記号 庁内整理番号 H 01 L 25/00 A 7638-4M 25/04 25/07 25/18

@発 明 者 安 生 一 郎 東京都小平市上水本町5丁目20番1号 株式会社日立製作 所武蔵工場内

②発 明 者 作 田 俊 之 東京都青梅市今井2326番地 株式会社日立製作所デバイス 開発センタ内